컨텐츠비쥬얼

SW-SoC융합 아카데미

SW-SoC융합R&BD센터에 오신걸 환영합니다.

강좌명 : Verilog 회로설계 기초 (취업연계 교육 선행과정)

 

교육구분 취업연계교육 과정명 선행강좌
강좌명 Verilog 회로설계 기초 (취업연계 교육 선행과정)
수강신청기간 2019-02-11 ~ 2019-05-09
교육기간 2019-05-14 ~ 2019-05-16 시간 10:00~ 17:00
강사명 강웅구 교육비 대기업/외국기업 : 300,000 원
중소기업/연구소 : 150,000 원
학생/개인/기타 : 105,000 원
장소 글로벌R&D센터 연구동A- 210호_EmbeddedSystem설 210 정원 30명
교육목표 및 개요 Verilog의 기본 Syntax를 전반적으로 배우고, 이를 바탕으로 하여 다양하고 복잡한 기능과, 빠른 Speed가 요구되는 설계사양에 맞추어, 새로운 설계 방식인 Top-down 방식의 설계를 할 수 있도록 한다. 또한 정확한 Function을 구현 할 수 있도록 다양한 Verilog Syntax를 숙지하고, 회로설계를 함에 있어서 DUT(Design Under Test)와 Testbench로 나누어, 회로구현 및 검증 방법을 배우고 실습을 겸함으로서, 취업연계 교육시 진행될 Real Project에 적용할 수 있도록 한다.
교육방법 - 이론 강의 및 현장 실습 교육
선수학습내용 - Digital 회로 이해 가능자
주교재 - ETRI SW-SoC융합아카데미 제작 교재
부교재 - 없음
특이사항 - 본 강좌는 취업연계교육 선행과정으로 재직자 및 일반인은 수강할 수 없습니다.
- 수강 신청후 미수강시 반드시 수강취소 해주시기 바랍니다. 수강취소 없이 불참할 경우 추후 교육 참여시 제한이 있을수 있습니다.
주차/차시 1주차/ 1차시
강의주제 1일차 교육
강의요약 1. 강의 내용
o World-Wide-Verification 환경에 대한 전반적 이해
- NC-Sim Simulator의 이해 및 숙지
- Vi editor의 이해 및 숙지

2. 실습 내용
- Vi editor를 이용한 Simple Verilog code 작성
- NCSim을 이용한 Simulation 및 GUI 환경 숙지
주차/차시 2주차/ 2차시
강의주제 2일차 교육
강의요약 1. 강의 내용
o RTL Language Basics
- Logic System, Data Type, Operators의 이해 및 응용
- Procedural statements, Continuous statements의 이해 및 응용
- Blocking ans Non-Blocking Assignment의 이해 및 응용

2. 실습 내용
- Counter / ALU / Memory coding & Simulation
주차/차시 3주차/ 3차시
강의주제 3일차 교육
강의요약 1. 강의 내용
o Language Application
- Tasks and Functions
- System Control(System Task and System Function 응용)
- TestBench 설계 및 응용

2. 실습 내용
- Scale-Mux / Controller / CPU Design 이해 및 Simulation